

Design de um Conversor Buck-CMOS com Controle Ótimo de Ação Integral

Alencar Farias
Universidade Federal de Santa Maria
alencar.farias@acad.ufsm.br
202220064

Gabriel Belotti
Universidade Federal de Santa Maria
gabriel.belotti@acad.ufsm.br
202110389

Vítor Gonçalves
Universidade Federal de Santa Maria
vitor.soares@acad.ufsm.br
202111411

I. INTRODUÇÃO

Conversores DC-DC são blocos fundamentais em sistemas integrados modernos, permitindo a geração de múltiplos níveis de tensão a partir de uma única fonte. Sua integração em circuitos integrados (CIs) é essencial para reduzir área, custo e melhorar a eficiência global dos sistemas embarcados.

No entanto, projetar conversores totalmente integrados apresenta diversos desafios. As limitações de tensão das tecnologias CMOS modernas, as variações de processo e temperatura, e a dificuldade de integração de elementos passivos como indutores e capacitores impactam diretamente a eficiência e a estabilidade do sistema. Além disso, o controle analógico precisa ser cuidadosamente projetado para operar dentro da faixa de tensão permitida, lidar com offsets e evitar saturação do integrador.

Diante disso, o desenvolvimento de conversores integrados eficientes exige soluções robustas tanto no projeto de potência quanto no circuito de controle.

II. ETAPAS DE FUNCIONAMENTO DO CONVERSOR BUCK EM CCM.

Um conversor Buck segue a topologia mostrada na Figura 1.




Fig. 1. Topologia do conversor Buck.

Este dispositivo possui dois modos de condução: contínua e descontínua. O modo de condução contínua (CCM – Continuous Conduction Mode) foi o modo escolhido para ser abordado neste projeto.

Para este funcionamento, conversor apresenta duas etapas principais em cada ciclo de chaveamento.

A. Primeira etapa

Durante o intervalo $0 \leq t < D \cdot T_s$, a chave S_1 (neste projeto, modelada por um conjunto de transistores MOSFET) está ligada e a tensão entre os pontos a e b é igual à tensão de entrada.

Nessa condição, a tensão sobre o indutor L é positiva, seguindo:

$$v_L = V_{in} - V_{out} \quad (1)$$

Para este estágio, o indutor L armazena energia sob a forma de campo magnético, aumentando sua corrente de forma linear, descrita por:

$$i_L(t) = \frac{V_{in} - V_{out}}{L} \cdot t + i_L(0) \quad (2)$$

Assim, a fonte de entrada fornece energia tanto para a carga quanto para o carregamento do indutor. O capacitor C_o também contribui para manter a tensão de saída estável, absorvendo parte da ondulação de corrente.

O comportamento da primeira etapa é mostrado a seguir:




Fig. 2. Etapa de condução da chave S_1 .

B. Segunda etapa

No intervalo $D \cdot T_s \leq t < T_s$, a chave S_1 desliga, e o diodo D_1 passa a conduzir. A tensão entre os pontos a e b se torna praticamente zero:

A tensão sobre o indutor L é então negativa:

$$v_L = -V_{out} \quad (3)$$

fazendo com que a corrente no indutor decresça linearmente, segundo:

$$i_L(t) = -\frac{V_{out}}{L} \cdot (t - D \cdot T_s) + i_L(D \cdot T_s) \quad (4)$$

Mesmo com a chave desligada, o indutor libera sua energia armazenada, sustentando a corrente para a carga. O capacitor continua filtrando a tensão de saída, minimizando variações rápidas.

Para a segunda etapa, a mesma é demonstrada pela Figura 3.




Fig. 3. Etapa de condução do diodo D_1 .

Ainda é importante ressaltar que a corrente no indutor nunca chega a zero nesse modo de operação, evitando operação indesejada dos transistores. A tensão média de saída é dada pela relação:

$$V_{out} = D \times V_{in} \quad (5)$$

onde D é o duty cycle definido como:

$$D = \frac{T_{on}}{T_s} \quad (6)$$

Dessa forma, o conversor atua reduzindo a tensão de entrada, mantendo alta eficiência energética.

III. APLICAÇÃO

O conversor Buck projetado opera no modo de condução contínua (CCM), garantindo que a corrente no indutor nunca zere, o que simplifica a modelagem e melhora a resposta dinâmica do sistema. O projeto tem entrada variável entre 3 V e 5 V e fornece uma saída nominal de 1 V a 100 mA. Para atender aos requisitos de qualidade, definiu-se um ripple máximo de corrente no indutor de 20% e um ripple de tensão na saída limitado a 0,2%, assegurando uma tensão estável para a carga.

Optou-se por utilizar um conjunto de transistores MOSFET no lugar do diodo como elemento de condução reversa. Essa escolha se deve principalmente à eficiência já que o componente apresenta uma queda de tensão significativamente menor que a do diodo quando está ligado, reduzindo perdas por condução e aumentando o rendimento do conversor, algo crítico em aplicações de baixa tensão como esta.

O objetivo principal do projeto é alcançar alta eficiência, atendendo aos limites de ripple especificados e garantindo estabilidade mesmo sob variações de carga ou tensão de entrada.

A. Formulação para os parâmetros do filtro

Através dos parâmetros já citados para o filtro LC proposto na topologia do conversor, as seguintes formulações foram utilizadas:

$$C = \frac{1}{2\pi f_s X_C} \quad (7)$$

$$L = \frac{(V_{in} - V_{out}) \cdot D}{\Delta I_L \cdot f_s} \quad (8)$$

Assim, para a obtenção desses parâmetros, foram considerados os valores mostrados na Tabela I a seguir:

TABLE I
PARÂMETROS UTILIZADOS NO CÁLCULO DE L E C DO CONVERSOR BUCK.

Símbolo	Descrição	Valor
V_{in}	Tensão de entrada	5 V
V_{out}	Tensão de saída	1 V
f_s	Frequência de comutação	1 MHz
ΔV_{out}	Ripple de tensão na saída	≤ 0.002 V
ΔI_L	Ripple de corrente no indutor	0.01 A
I_{out}	Corrente média de saída	0.1 A
X_C	Reatância capacitiva	0.01 Ω
D	Razão cíclica (duty cycle)	0.2

Dessa forma, os valores de capacitância e indutivos obtidos foram, respectivamente, 15,9 μF e 40 μH , contudo o capacitor foi alterado para $C = 25 \mu F$, os motivos desta alteração será apresentado na seção VI.

O circuito do conversor, obtido, então, segue a topologia mostrada na Figura 4:




Fig. 4. Topologia do Buck no software Cadence Virtuoso..

B. Transistores de Potência

Para projetar conversores, é imprescindível determinar corretamente os transistores por onde circulará toda a energia processada. Esses transistores devem atender a requisitos mínimos para suportar as condições de operação. No caso deste conversor, cuja tensão de alimentação pode atingir até 5 V, os transistores devem suportar uma tensão de dreno-fonte (V_{DS}) igual ou superior a essa tensão. No entanto, a tecnologia utilizada impõe um limite máximo de 2 V para V_{DS} . Por esse motivo, é necessário conectar três transistores em série, de modo a distribuir a tensão de barramento entre eles e evitar a ruptura dielétrica.

Outro fator determinante na escolha dos transistores é a capacidade de condução de corrente. Neste projeto, a corrente de operação nominal acrescida do *ripple* totaliza aproximadamente 120 mA. Caso essa corrente exceda a capacidade de um único transistor, é necessário utilizar múltiplos dispositivos em paralelo. Para determinar a quantidade mínima de transistores necessários, foram realizados testes no ambiente Virtuoso, avaliando a capacidade de condução de corrente de cada configuração.

A escolha do comprimento e largura dos transistores também influencia diretamente a resistência de canal e, consequentemente, as perdas por condução. Considerando a equação da corrente na região de triodo para um MOSFET, observa-se que o menor comprimento de canal (L) e maior largura (W) proporcionam maior condução de corrente, reduzindo a resistência equivalente:

$$I_{DS} = \mu_n C_{ox} \frac{W}{L} \left[(V_{GS} - V_{TH})V_{DS} - \frac{V_{DS}^2}{2} \right], \quad V_{DS} < V_{GS} - V_{TH} \quad (9)$$

Com base nas simulações, determinou-se que o número mínimo de transistores tipo- p necessários em paralelo é de 60 enquanto para os transistores tipo- n são necessários 35 dispositivos.

IV. DRIVER DE SINAL PWM COM TEMPO MORTO

Para o correto funcionamento do conversor em termos de circuito integrado, um *driver* é um circuito responsável por controlar o funcionamento de outros dispositivos eletrônicos — neste caso, o chaveamento de dois transistores MOSFET. Esses transistores são acionados pelos sinais aplicados em G_1 e G_2 . O controle desses sinais é fundamental para o funcionamento seguro do conversor proposto, pois, conforme a topologia mostrada em 4, existe o risco de chaveamento simultâneo dos transistores M_0 e M_1 , o que poderia gerar um curto-circuito entre V_{DD} e GND, comprometendo o dispositivo.

O driver utilizado é apresentado na Figura 5:




Fig. 5. Driver de sinal PWM para obter *non-overlapping*.

A lógica do driver funciona da seguinte forma: para G_1 , o sinal PWM percorre inicialmente portas inversoras, chegando

então a uma porta lógica AND, que impede o envio direto do sinal para G_1 caso o tempo morto ainda não tenha se completado.

Paralelamente, para a geração do sinal G_2 , o PWM também passa por duas inversões adicionais (buffers), introduzindo um atraso em relação à comutação de G_1 . Esse atraso cria o tempo morto (*dead-time*), evitando que ambos os transistores conduzam simultaneamente.

O comportamento citado é mostrado a seguir:




Fig. 6. Subida dos sinais com o driver.




Fig. 7. Caída dos sinais com o driver.

Ressalta-se que ambos os sinais estão em fase pois quando G_1 tem nível lógico alto os transistores p-mos estão na região de corte, enquanto G_2 faz com que os n-mos estejam em condução, por isso o sinal G_1 fica ativado antes de G_2 ativar e se mantém ativado após G_2 desligar.

Para os transistores usados no driver, estes precisam ser dimensionados para garantir chaveamento rápido, evitar *overlapping* e suportar as capacitâncias de gate dos MOSFETs do buck, visando esse objetivo, os valores obtidos para os transistores foi de $W = 7.2\mu$ e $L = 150n$.

V. CIRCUITO GERADOR DE RAMPA

O circuito gerador de rampa apresentado na Figura 8 tem como objetivo gerar uma forma de onda em rampa, essencial para o controle adaptativo do conversor Buck.

O circuito proposto cria uma forma de onda crescente em formato de rampa, que é usada como referência para determinar o tempo de condução (*on-time*) do conversor buck. Assim, essa rampa é comparada a sinais de controle (como a tensão de saída) para definir com precisão os momentos de ligar e desligar os transistores de potência.

Neste circuito, é utilizado um comparador que recebe duas tensões, V_{in} e V_{ref} . O dispositivo compara essas tensões e gera




Fig. 8. Circuito do gerador de rampa.

um sinal digital V_{out} que indica se a rampa atingiu o limite pré-definido — nesse caso, 2V. Assim, quando V_{in} ultrapassa V_{ref} , o comparador muda seu estado, acionando o reset da rampa.

A geração da rampa parte do princípio de carregamento de um capacitor (no circuito, o capacitor C_0), que carrega através do resistor R_0 , produzindo uma subida praticamente linear de tensão. A corrente de carga é limitada pelo resistor, que acaba por definir a inclinação da rampa.

Para garantir que a corrente que carrega o capacitor seja constante e bem definida, o circuito utiliza transistores CMOS para formar um espelho de corrente, proporcionando estabilidade na inclinação da rampa, fundamental para o controle adaptativo do conversor.

Ainda, para a geração da rampa, sinal da fonte de clock é fundamental para seu comportamento. Ele é responsável por gerar pulsos estreitos que sincronizam o circuito e servem de referência para criar o PWM, pois definem os instantes em que a rampa é zerada e recomeça, permitindo comparar a rampa com um sinal de controle para modular a largura dos pulsos de saída.

O comportamento é então verificado na Figura a seguir:




Fig. 9. Resposta do circuito gerador de rampa.

VI. CONTROLE DA TENSÃO DE SAÍDA

A. Modelagem da Planta

Conforme abordado na seção 1, deseja-se que o conversor Buck opere em modo de condução contínua. Essa condição facilita a modelagem do conversor para fins de controle. Para

o projeto do controlador, o conversor será representado como uma fonte de tensão variável definida pela ação de controle seguida de um filtro LC, também descrito na seção 1, e uma fonte de corrente representando a carga, conforme mostrado na Figura 10.

Com base nesse circuito, é simples obter as equações dinâmicas do sistema, conforme apresentado em (10). Ressalta-se que, embora o valor inicial do capacitor atendesse à exigência de ripple, foi necessário aumentar sua capacitância. Isso se deve à relação da corrente no capacitor, dada por $i_C = C \cdot \frac{dv_C}{dt}$. Durante variações abruptas de carga, a corrente exigida para manter a tensão constante aumentava de forma repentina, o que provocava oscilações significativas na tensão de saída. Assim, foi adotado um capacitor de $25 \mu\text{F}$, garantindo maior estabilidade mesmo sob perturbações rápidas.

$$\begin{bmatrix} \dot{i}_L(t) \\ \dot{v}_c(t) \end{bmatrix} = \begin{bmatrix} 0 & \frac{1}{L} \\ \frac{1}{C} & 0 \end{bmatrix} \begin{bmatrix} i_L(t) \\ v_c(t) \end{bmatrix} + \begin{bmatrix} \frac{1}{L} \\ 0 \end{bmatrix} u(t) + \begin{bmatrix} 0 \\ \frac{-1}{C} \end{bmatrix} d(t) \quad (10)$$

$$y(t) = \begin{bmatrix} 0 & 1 \end{bmatrix} \begin{bmatrix} i_L(t) \\ v_c(t) \end{bmatrix} \quad (11)$$

$$\dot{\mathbf{x}}(t) = \mathbf{A}\mathbf{x}(t) + \mathbf{B}u(t) + \mathbf{B}_d d(t) \quad (12)$$

$$y(t) = \mathbf{C}\mathbf{x}(t) \quad (13)$$

A escolha de modelar a carga como uma fonte de corrente (isto é, como um distúrbio $d(t)$) em vez de um resistor é motivada pela robustez. Variações de resistência alteram diretamente os polos da planta, tornando o projeto de controle mais sensível a incertezas. Representando a carga como um distúrbio externo, mantém-se a estrutura do sistema constante, e o controlador é projetado para lidar com tais perturbações. O circuito equivalente está demonstrado na Figura 10.

Além disso, por se tratar de uma modelagem em tempo contínuo, desprezam-se efeitos como quedas de tensão nos transistores e ripples de comutação. Isso exige que o controlador opere com dinâmica suficientemente lenta em relação à frequência de chaveamento, garantindo que essas não linearidades não comprometam a estabilidade e o desempenho do sistema.

B. Projeto do Controlador

O controlador será projetado utilizando um servomecanismo com ação integral, o que garante rastreamento assintótico da referência mesmo na presença de distúrbios constantes. Para a realimentação dos estados, será utilizado o método do Regulador Linear Quadrático (LQR), uma técnica de controle ótimo baseada na minimização de uma função de custo quadrática. O diagrama de blocos do controlador está apresentado na Figura 11. Para introduzir a dinâmica do servomecanismo, deve-se aumentar as matrizes $\mathbf{A}$ e $\mathbf{B}$ de modo a inserir a dinâmica do integrador, resultando em 14.

$$\begin{bmatrix} \dot{\mathbf{x}}(t) \\ \dot{\xi}(t) \end{bmatrix} = \begin{bmatrix} \mathbf{A} & \mathbf{0} \\ -\mathbf{C} & 0 \end{bmatrix} \begin{bmatrix} \mathbf{x}(t) \\ \xi(t) \end{bmatrix} + \begin{bmatrix} \mathbf{B} \\ 0 \end{bmatrix} u(t) + \begin{bmatrix} \mathbf{B}_d \\ 0 \end{bmatrix} d(t) + \begin{bmatrix} \mathbf{0} \\ 1 \end{bmatrix} r(t) \quad (14)$$




Fig. 10. Circuito equivalente.




Fig. 11. Diagrama de blocos do sistema.

Um projeto com LQR leva em consideração que o sistema linear e invariante no tempo descrito por:

$$\dot{x}(t) = Ax(t) + Bu(t) \quad (15)$$

A função de desempenho a ser minimizada é dada por:

$$J = \int_0^{\infty} (x^T(t)Qx(t) + u^T(t)Ru(t)) dt \quad (16)$$

onde $Q \succeq 0$ penaliza os estados e $R \succ 0$ penaliza o esforço de controle. A solução ótima para esse problema resulta em uma lei de controle do tipo:

$$u(t) = -Kx(t) \quad (17)$$

sendo $K = R^{-1}B^TP$, em que P é a solução simétrica e definida positiva da Equação de Riccati Algébrica:

$$A^TP + PA - PBR^{-1}B^TP + Q = 0 \quad (18)$$

A existência de uma solução P definida positiva garante a estabilidade assintótica do sistema em malha fechada, ou seja, o sistema com $A_{\text{fechado}} = A - BK$ terá todos os autovalores com parte real negativa.

Por fim, na implementação prática, os sinais de controle devem estar compatíveis com os níveis da instrumentação.

No caso em questão, a alimentação dos amplificadores operacionais varia entre 0 V e 2 V, sendo necessário trabalhar com offsets e atenuações adequadas para que os sinais entrem e saiam corretamente do circuito analógico. Por isso, os sinais medidos sofreram uma atenuação de 60%, e a mesma atenuação deve ser feita para a referência, que passa a ser de 400 mV. Com isso, os sinais intermediários de controle também sofrem redução; assim, a razão cíclica necessária é calculada entre 0 V e 2 V, sendo comparada com o gerador de rampa para gerar o PWM. De maneira mais clara, os sinais de tensão, corrente e referência são atenuados, e a saída resultante é a razão cíclica que será operada.

Dessa maneira, definidas as matrizes de custo abaixo, a escolha dos parâmetros foi feita de maneira iterativa, com uma penalidade bem grande para o integrador a fim de convergir para o valor final mais rapidamente. Penalizar os demais estados deixava a resposta ainda mais lenta; e, se diminuísse a penalidade da ação de controle, o sistema se tornava mais rápido, mas exigia ganhos ainda maiores.

$$R = 2 \quad Q = \begin{bmatrix} 1 & 0 & 0 \\ 0 & 1 & 0 \\ 0 & 0 & 5 \cdot 10^6 \end{bmatrix} \quad (19)$$

Deste modo, os ganhos encontrados estão listados abaixo. A resposta dinâmica do sistema em malha fechada está apresentada na Figura 12, bem como os polos em malha fechada na Figura 13, que, conforme descrito anteriormente, são dados pelos autovalores de $A_{\text{fechado}} = A - BK$.

$$\begin{bmatrix} K_{i_L} \\ K_{v_c} \\ K_i \end{bmatrix} = \begin{bmatrix} 1,1205 \\ 0,2361 \\ -500 \end{bmatrix} \quad (20)$$




Fig. 12. Resposta dinâmica em malha fechada.

C. Implementação do controlador no Virtuoso

Os sinais que serão medidos pelo controlador precisam estar compatíveis com a faixa de operação do circuito analógico, sendo necessário aplicar a atenuação e os ajustes adequados. Para isso, foi utilizado um divisor resistivo de alta impedância para medir a tensão de saída e realizar a atenuação exigida. No caso da corrente do indutor, mediu-se a tensão sobre uma resistência de baixo valor, e em seguida aplicou-se um ganho




Fig. 13. Polos em malha fechada.

apropriado para normalizar esse sinal em relação à atenuação utilizada nos demais blocos.

Para uma primeira implementação, foram utilizados blocos ideais para representar essas funcionalidades. O circuito equivalente correspondente está ilustrado na Figura 14.

O circuito analógico real ainda não foi implementado, mas para seu projeto é necessário considerar que os amplificadores operacionais operam com tensões entre 0V a 2V. Isso exige a aplicação de um offset nas medições, de modo que os sinais transitórios negativos possam ser corretamente lidos. Esse mesmo offset, porém, deve ser removido internamente antes do cálculo da ação de controle, para evitar distorções.

Além disso, como o integrador também opera nesse mesmo intervalo de 0V a 2V, é necessário garantir que o offset não cause integrações indevidas. Isso pode exigir a implementação de um circuito anti-windup analógico, uma vez que o offset consome parte da faixa útil do sinal — ou seja, metade da excursão da saída do amplificador é perdida, limitando a resposta dinâmica e podendo provocar saturação prematura.




Fig. 14. Diagrama de blocos implementado.

D. Resultados obtidos

O conversor foi testado sob diferentes condições de alimentação, utilizando tensões de 3V a 5V. Os resultados experimentais podem ser observados da Figura 24 à Figura 26. A partir desses resultados, é possível verificar que o sistema acompanha adequadamente a referência de tensão, e que os

sinais medidos estão em conformidade com os objetivos do projeto.

Outro aspecto relevante é a eficiência do conversor. A potência de saída nominal é de 100mW, enquanto a potência de entrada é calculada pelo produto entre a tensão da bateria e a corrente eficaz requerida pelo sistema. Com isso, para tensão de 4V na entrada a corrente eficaz nominal ficou em 60.24mA, totalizando 240.96mW obteve-se uma eficiência de 41.5% .




Fig. 15. Tensão de saída com variações de carga para $V_{in} = 3V$.




Fig. 16. Corrente de carga




Fig. 17. Erro e duty cycle para $V_{in} = 3V$.

VII. CONCLUSÕES

Apesar de ser um conversor simples, sua estrutura, quando aplicada ao contexto de circuitos integrados, se torna bastante densa. O projeto e a otimização do conversor podem ser o foco de diferentes trabalhos futuros. Dentre esses, destaca-se a busca pela implementação do controle em tempo real com circuitos analógicos, cabendo ao projetista a tarefa de otimizar o número de amplificadores operacionais, projetando-os considerando a variabilidade de processo e realizando a análise de estabilidade do sistema sob essas variações.




Fig. 18. Sinais intermediários de controle para $V_{in} = 3V$.




Fig. 22. Erro e duty cycle para $V_{in} = 4V$.




Fig. 19. Corrente do indutor para $V_{in} = 3V$.




Fig. 23. Sinais intermediários de controle para $V_{in} = 4V$.




Fig. 20. Zoom corrente do indutor para $V_{in} = 3V$.




Fig. 24. Tensão de saída com variações de carga para $V_{in} = 5V$.




Fig. 21. Tensão de saída com variações de carga para $V_{in} = 4V$.




Fig. 25. Erro e duty cycle para $V_{in} = 5V$.

Além disso, pode-se buscar a otimização da eficiência do sistema, investigando topologias de *non-overlapping* e *buffers* mais eficientes além de investigar quais são as principais causas da baixa eficiência obtida. Nessa linha, é possível estudar o ponto ótimo entre a potência consumida pelo *buffer* e as perdas de condução nos transistores. Isso porque, ao colocar mais transistores em paralelo, reduz-se a resistência de canal, mas aumenta-se a carga capacitiva que o *buffer* precisa acionar.

Outro aspecto a ser explorado é a relação entre as perdas

por comutação e o volume dos elementos passivos, buscando operar em outras frequências de chaveamento para equilibrar perdas e área ocupada. Além de adicionar elementos parasitas na planta que foram desprezados a primeira instância.

REFERENCES

- [1] . Mohan, T. M. Undeland, and W. P. Robbins, Power Electronics: Converters, Applications, and Design, 3rd ed. New York: Wiley, 2003.bib:1
- [2] . S. Chauhan, M. J. Kumar, and M. Gupta, "BSIM4 Compatible Surface Potential Based Compact MOSFET Model for Sub-45 nm Node," IEEE




Fig. 26. Sinais intermediários de controle para $V_{in} = 5V$.

Trans. Electron Devices, vol. 59, no. 2, pp. 372-379, Feb. 2012.bib:2

[3] adence Design Systems, Virtuoso® Analog Design Environment User Guide, Product Version IC6.1.8, Cadence Design Systems, 2020.bib:3